• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    根據一實施例，一非揮發性電阻變化元件包含一第一電極、一第二電極、一半導體層和一第一層。該第一電極包含銀、鎳、鈷、鋁、鋅、鈦和銅至少其之一者。該半導體層介於該第一和第二電極之間。該第一層設置於該第二電極和該半導體層之間且包含該半導體層中之至少為銀、鎳和鈷元素中之一者。
    公开号:TW201310735A
    申请号:TW101109861
    申请日:2012-03-22
    公开日:2013-03-01
    发明作者:Shosuke Fujii；Hidenori Miyagawa；Takashi Yamauchi
    申请人:Toshiba Kk；
    IPC主号:H01L45-00
    专利说明:
    非揮發性電阻變化元件相互參照相關的應用
    該應用基於且主張先前於2011年6月2號申請的日本專利申請號No.2011-124541之優先權，其全部內容附加於此作為參考。
    此描述之實施例大體上係有關於一具有二個端點的非揮發性電阻變化元件。
    近年來，積極發展具有二個端點的非揮發性電阻變化元件，以如電阻性隨機存取記憶體(ReRAM)為代表。要利用有二個端點之非揮發性電阻變化元件來製造大量儲存裝置，整流元件需要串列插置於每一單獨之電阻變化元件。
    然而，若整流元件串列插置於與電阻變化元件時，每一記憶胞是由兩個元件所構成，亦即電阻變化元件與整流元件。因此，增加了記憶胞的高度。結果，元件難以微小化且影響阻礙進一步增加該儲存裝置的容量。
    製造內部具有整流功能之電阻變化元件可用以抑制因插入整流元件而增加的製程上之困難，並且提供操作優良可靠之大量儲存裝置。例如，美國專利申請案公開號2009/0014707(之後被稱為US-2009-0014707)為描述如上述之電阻變化元件的例子。
    然而，內部具有整流功能之傳統電阻變化元件顯示只有低比例有整流特性，且因此而導致在達成高可靠度大量儲存裝置方面的困難。
    以下，根據一實施例之非揮發性電阻變化元件參考該圖示將被描述。在以下描述中，有相同功能和配置的組成元件將使用相同參考編號，且重複的描述僅於需要時描述。
    一般而言，根據一實施例，一非揮發性電阻變化元件包含一第一電極、一第二電極、一半導體層和一第一層。該第一電極包含銀、鎳、鈷、鋁、鋅、鈦和銅至少其中之一者。該半導體層夾於該第一和第二電極之間。該第一層設置於該第二電極和該半導體層之間且包含該半導體層中至少為銀、鎳和鈷元素其中之一者。 [基本觀念]
    以下，參考圖1，根據本實施例，一可執行優良可靠整流之電阻變化元件之機構將被描述。
    圖1為一剖視圖，描述根據本實施例之電阻變化元件的基本觀念。
    如圖所示，該電阻變化元件10包含一上電極(第一電極)1、一下電極(第二電極)2、一設置於上電極1與下電極2間之可變阻抗層3，和一整流功能層(第一層)4。該整流功能層4設置於該可變阻抗層3與下電極2之間。特別是，該可變阻抗層3和該整流功能層4設置於上電極1與下電極2間從上電極1側依序配置。
    下電極2由例如摻雜雜質的矽所形成。下電極2植入高濃度硼達到0.005 Ω cm或更低。上電極1包含銀、鎳、鈷、鋁、鋅、鈦和銅至少其中之一者。例如銀。
    該可變阻抗層3由一半導體層所形成。例如，非晶矽、複晶矽或單晶矽其中之一。該整流功能層4包含至少為銀、鎳和鈷元素其中之一者(此例中為銀)且矽為形成該可變阻抗層3之元素。該整流功能層4有一或更多之單層且等於或小於10nm的厚度。由該整流功能層4引起之整流將由第一原理計算結果所闡明。
    圖2和3顯示該整流功能層4的狀態密度。圖2顯示存在於該矽層銀原子狀態之計算結果，或更具體的說，一銀原子在一種銀原子位於矽原子間的結構的中性狀態下之狀態密度。一費米能階存在於一導帶之下端且能隙中無任何能態。
    圖3顯示帶正電銀原子於圖2所示相同結構中之狀態密度，即一氧化態(Ag+)之狀態密度。不同於圖2所示，一費米能階存在於一價帶之較上端。並且在該事例中，該能隙中無任何能階。因此，根據該計算結果，該費米能階可依據於能隙中無形成一新狀態之銀為氧化或還原(中性)態而上下移動。由於以下描述之機構，一高可靠的整流特性可藉由插入由上述介於下電極2和該可變阻抗層3間銀與矽混合所形成之該整流功能層4來達成。
    圖4A顯示一根據本實施例之電阻變化元件導通時之剖視結構。圖4B圖示一上電極為正時沿著A-A’之剖面帶圖。圖4A所示該電阻變化元件在所謂的導通態(低阻抗狀態)，其中，包含形成上電極1的金屬之絲1a形成在該可變阻抗層3上。
    當一正電壓於導通態施加在該電阻變化元件之該較上電極1時，電子堆積在該下電極2之側，且由此，提供該整流功能層4電子。因此，包含於該整流功能層4之銀被還原(Ag0)且該費米能階存在於該導帶之邊緣。所以，從該下電極2注入之電子能經由該整流功能層4傳導沒被阻塞。換句話說，當電子隧穿該整流功能層4時，阻障變為零。
    相對照之下，圖5B圖示一負電壓施加在該上電極時沿著A-A’之剖面帶圖。圖5A顯示一如圖4A之導通態時之剖面結構。
    當一負電壓施加在電極1時，一相對於上電極1之正電壓施加在下電極2。下電極2轉換成一狀態，其中正電或正電洞被堆積。在該狀態，包含於該整流功能層4之銀為氧化(Ag+)且如圖5B所示該費米能階存在於一導帶之邊緣。所以，當從上電極1注入之電子能經由該整流功能層4傳導，該電子需越過等值於該整流功能層4之能隙之電子阻障。
    由上面所述，該整流功能層4之能帶排列依據施加於上電極1之電壓極性而改變，且整流在該電阻變化元件發生。也就是說，該整流功能層4有一功能，其當一正電壓施加於上電極1時允許電流之輕易動，且當施加一負電壓時阻礙電流流動。圖6A和6B顯示其結果。在該每個圖中，該縱軸以對數值來表示。假如沒使用該整流功能層4(圖6A)，於施加負電壓時從一金屬絲1a之電子流入為明顯的。然而，假如加入該整流功能層4(圖6B)時，從一金屬絲1a之電子流入被抑制。也就是說，當加入該整流功能層4時，即使在一金屬絲形成之狀態，能抑制一電流值至如同關斷狀態之相同程度。結果，一具有高可靠整流功能之電阻變化元件能藉由增加該整流功能層4來達成。
    更如圖7所示，當一銀團簇存在於該整流功能層4時，一由金屬間結合所引起之狀態密度出現在如圖6B所示之能隙。在該事例中，一經歷該能隙之狀態密度之電流為主要的以致不能預期如上述之該整流功能層4的效應與操作。因此，散佈於該整流功能層4中的銀比聚集成團簇於該整流功能層4中的銀更合適。
    進一步，該整流功能層4可包含如先前所述由鎳或鈷來取代銀。圖8顯示一狀態密度，其中在包含矽和鎳的該整流功能層4中之鎳原子為中性。如圖8所示，鎳為一元素其允許能隙中無能階存在。而且，和鎳有相似特性的鈷被認為有一相似的狀態密度。因此，包含於該整流功能層4中之該金屬不限定於銀而可為鎳或鈷，或者銀、鎳和鈷至少其中之一。 [第一實施例] [1]非揮發性電阻變化元件之結構
    圖9顯示一根據該第一實施例之非揮發性電阻變化元件之結構。
    如圖所示，該電阻變化元件11包含一上電極1、一下電極2、一設置於上電極1與下電極2間之可變阻抗層3，和一整流功能層4。該整流功能層4位於該可變阻抗層3與下電極2之間。也就是說，該可變阻抗層3和該整流功能層4設置於上電極1與下電極2間從上電極1側依序配置。
    下電極2由例如摻雜雜質的矽所形成。下電極2由植入高濃度硼於矽中且達到阻抗率為0.005 Ω cm或更低。上電極1包含銀、鎳、鈷、鋁、鋅、鈦和銅至少其中之一者。例如銀。
    該可變阻抗層3由一半導體層所形成。例如，非晶矽、複晶矽或單晶矽其中之一。該可變阻抗層3的厚度大約為如20nm左右。該整流功能層4包含至少為銀、鎳和鈷元素其中之一者(此例中為銀)且矽包含於該可變阻抗層3。該整流功能層4有一或更多之單層且等於或小於10nm的厚度。
    下電極2和上電極1不限定於本實施例揭露之材料。例如，摻雜砷或磷之n型矽可使用在下電極2，或可使用摻雜硼之p型矽。或者，可使用一由鈦、鎢或鉭金屬、其碳化物或其氮化物所製成之導電電極。或者，也使用一包含如鉑、金、銥、釕、銠、鈀和鉬金屬材料之導電材料於下電極2。
    上電極1不限定於如前述之銀也可由包含銀、鎳、鈷、鋁、鋅、鈦和銅至少其中之一者之導電材料來形成。下電極2為作為一底層來形成該整流功能層4或可變阻抗層3之電極。下電極1為一形成該可變阻抗層3後所形成電極之電極。
    圖10顯示根據該第一實施例之電阻變化元件11中銀的濃度縱斷面圖。比較所需，圖10顯示銀所形成沒整流功能層的結構，即p+Si/a-Si/Ag之層結構之銀的濃度縱斷面圖。
    該電阻變化元件之銀的濃度分佈有一介於可變阻抗層3和下電極2間之峰值。峰值濃度為1×1018atoms/cm3。換句話說，包含濃度1×1018atoms/cm3銀之該整流功能層4形成於該電阻變化元件11之介於下電極2和該可變阻抗層3之介面。也就是說，形成根據該第一實施例，如圖9所示該電阻變化元件11。
    包含於該整流功能層4之銀濃度不需總為1×1018atoms/cm3，典型上也可介於1×1017和1×1020atoms/cm3間的範圍。一低於該範圍之濃度引起特性之多變因此不希望如此。另外，在高於該範圍的濃度下，該整流功能層4因金屬間之結合引起之能階於能隙中產生，且符合要求的整流功能不能達到。 [2]非揮發性電阻變化元件之製造方法
    根據該第一實施例之該非揮發性電阻變化元件的製造方法將緊接著被描述。
    本實施例之結構能藉由如離子植入法來形成。現在將描述一藉由離子植入法形成該整流功能層4之製造方法。
    首先，一摻雜高濃度硼之矽電極如下電極2以化學氣相沉積法(CVD)於矽底材上配置成大約20nm厚。接著，非晶矽以化學氣相沉積法在下電極2上沉積至大約20nm厚作為該可變阻抗層3。每個下電極2和可變阻抗層3之膜厚度不需總為20nm。典型上，下電極2有一膜厚大或等於10nm且小或等於200nm，且該可變阻抗層3有一膜厚大或等於3nm且小或等於100nm。
    接著，銀如離子植入法注入介於該可變阻抗層3和下電極2之介面。因此，形成該整流功能層4。之後，銀作為上電極2配置於該可變阻抗層3上。以此上述之方法，製造成結構如圖9所示之該電阻變化元件11。
    在上述之製造方法中，該整流功能層4藉由注入銀進入介於下電極2和該可變阻抗層3之介面來形成。然而，該整流功能層4可藉由氣相沉積銀且執行熱處理來形成。
    首先，一摻雜高濃度硼之矽電極如下電極2以氣相沉積法於矽底材上配置成大約20nm厚。接著，非晶矽以化學氣相沉積法沉積在下電極2上。之後，銀以氣相沉積法沉積在該非晶矽上。接著，執行熱處理來擴散該非晶矽中的銀至因此形成該整流功能層4。
    接著，移除在該整流功能層4上的銀且之後非晶矽配置於該整流功能層4上至因此形成該可變阻抗層3。之後，銀作為上電極1配置於該可變阻抗層3上。以此上述之方法，製造成結構如圖9所示之該電阻變化元件。 [3]效應
    圖6B顯示根據該第一實施例之該電阻變化元件的開關特性和整流特性。
    從該圖6B明顯的，當施加一正電壓於該上電極1與施加一負電壓於該電極，二者間之電流值有很大的不同。因此，整流之發生被建立。此不同顯示從該可變阻抗層3形成之金屬絲流入之電子於一負電壓之掃略中被抑制且被整流取代執行。
    進一步，圖11顯示比較本實施例之結構(有一整流功能層)與該p+Si/a-Si/Ag結構(沒有一整流功能層)的結果。
    由於本發明者不斷的熱切學習與研究，發現US-2009/0014707所描述之該結構(沒有一整流功能層)引起不定期發生且沒100%發生之現象。進一步，由於本發明者之研究，其發生的機率至多為70%。因此，US-2009/0014707所描述之該結構不能達到一高可靠度的大量儲存記憶體。
    相反的，和US-2009/0014707所描述之該結構相比，本實施例之結構明顯的改進如圖11所示整流之發生率。以此方法，一具有高可靠度的整流功能的非揮發性電阻變化元件可達成。進一步，根據本實施例，藉著使用該非揮發性電阻變化元件能提供一大量儲存記憶體。 [第二實施例]
    根據該第二實施例之一非揮發性電阻變化元件包含一介於一整流功能層4和一可變阻抗層3間之擴散阻障層。 [1]非揮發性電阻變化元件之結構
    圖12顯示根據該第二實施例之一非揮發性電阻變化元件之結構。
    如該圖所示，一電阻變化元件12包含一上電極1、一下電極2、一設置於上電極1與下電極2間之可變阻抗層3、一擴散阻障層(第二層)5和一整流功能層4。該擴散阻障層5位於該可變阻抗層3和下電極4之間。也就是說，該可變阻抗層3、該擴散阻障層5和該整流功能層4設置於上電極1與下電極2間由上電極1側依序配置。
    下電極2由如氮化鈦(TiN)所形成。上電極1包含銀、鎳、鈷、鋁、鋅、鈦和銅至少其中之一者。例如銀。該可變阻抗層3由一半導體層所形成。例如，非晶矽、複晶矽或單晶矽其中之一。該整流功能層4包含至少為銀、鎳和鈷元素其中之一者(此例中為銀)且矽為形成該可變阻抗層3之元素。
    該擴散阻障層5由如SiNx所形成。該擴散阻障層5不需總由SiNx形成，也可使用SiOx、SiOxNy、或其他金屬之氧化物、氮化物或碳化物。該第二實施例之其他配置圖與該第一實施例相同。 [2]效應
    具有如上所述之結構之該第二實施例中，該擴散阻障層5形成於該整流功能層4和該可變阻抗層3之間。因此，銀能避免從該整流功能層4由於記憶裝置形成中之熱吸收擴散進入該可變阻抗層3。因此，可避免該整流功能層4功能的破壞。結果，能抑制每個電阻變化元件之該整流功能層4的特性差異且據此達到一具有高操作可靠度之記憶體裝置。
    進一步，既然有該擴散阻障層5，當施加一正電壓於上電極1時，自上電極1延伸之銀絲能避免進入該整流功能層4。因此，可避免該整流功能層4之整流功能的破壞。該第二實施例之配置之其他效應與該第一實施例相同。 [第三實施例]
    根據該第三實施例之一非揮發性電阻變化元件包含一介於一下電極2和一整流功能層4間之擴散阻障層。 [1]非揮發性電阻變化元件之結構
    圖13顯示根據該第三實施例之一非揮發性電阻變化元件之結構。
    如圖13所示，一電阻變化元件13包含一上電極1、一下電極2、一設置於上電極1與下電極2間之可變阻抗層3、一整流功能層4和一擴散阻障層5。該擴散阻障層5位於該較低電極2和該可變阻抗層4之間。也就是說，該可變阻抗層3、該整流功能層4和該擴散阻障層5設置於上電極1與下電極2間從上電極1側依序配置。
    下電極2由例如摻雜高濃度硼的矽所形成。上電極1包含銀、鎳、鈷、鋁、鋅、鈦和銅至少其中之一者。例如銀。
    該可變阻抗層3由一半導體層所形成。例如，非晶矽、複晶矽或單晶矽其中之一。該整流功能層4包含至少為銀、鎳和鈷元素其中之一者(此例中為銀)且矽作為形成該可變阻抗層3之一元素。
    該擴散阻障層5由如SiNx所形成。該擴散阻障層5不需總由SiNx形成，也可使用SiOx、SiOxNy、或其他金屬之氧化物、氮化物或碳化物。該第三實施例之其他配置圖與該第一實施例相同。
    藉由配置如上所述之結構，銀能避免從該整流功能層4由於記憶裝置形成中之熱吸收擴散進入下電極2。結果，能抑制每個電阻變化元件之該整流功能層4的特性差異且據此達到一具有高操作可靠度之記憶體裝置。 [2]效應
    具有如上所述之結構之該第三實施例中，該擴散阻障層5形成於該整流功能層4和下電極2之間。因此，銀能避免從該整流功能層4由於記憶裝置形成中之熱吸收擴散進入下電極2。因此，可避免該整流功能層4功能的破壞。結果，能抑制每個電阻變化元件之該整流功能層4的特性差異且據此達到一具有高操作可靠度之記憶體裝置。該第三實施例之配置之其他效應與該第一實施例相同。 [應用例子]
    實施例已於前面基於特定的例子明確的描述。然而，該實施例並不限於前述之特例，也可用於任何不偏離本發明範圍之修改與變化。例如，在該第二實施例描述之該擴散阻障層5和在該第三實施例描述之該擴散阻障層5二者能同時使用。也就是說，一可變阻抗層3、一擴散阻障層5、一整流功能層4和另一擴散阻障層5設置於上電極1與下電極2間由上電極1側依序配置。
    而且，本實施例關於個別的記憶胞之技術且可應用於任何形式之記憶體裝置，無關連接該記憶胞之方法。例如，根據該實施例之電阻變化元件可應用於所謂的交叉點型記憶體陣列，其中根據任何實施例之電阻變化元件插入介於上與下互連線間之交叉點，作為取代一NAND快閃記憶體之儲存裝置。而且，該實施例可應用於該交叉點型三維層結構。
    圖14顯示一交叉點式非揮發性電阻變化元件。多個延伸於第一方向的較低的互連線21排列在一第二方向且連接於一驅動該互連線的控制電路22。多個延伸於第二方向的較高的互連線23排列在一第一方向且連接於一驅動該互連線的控制電路24。電阻變化元件11、12或13位於介於下互連線21和上互連線23間之交叉部份。
    根據上述之該實施例，提供一非揮發性電阻變化元件和一具有高可靠度整流功能之非揮發性電阻變化記憶體。
    儘管某些實施例已被描述，該實施例僅以例子之方式呈現且並不限制該發明之範圍。甚至，此述之該新實施例可以不同的其他形式實施；而且，以此述實施例之形式所形成之各種的省略、取代與改變在不偏離本發明之精神下可被實行。該附屬之申請專利範圍與其等價物意欲包含落於本發明之範圍與精神之形式與修改。
    10‧‧‧電阻變化元件
    1‧‧‧上電極
    2‧‧‧下電極
    3‧‧‧可變阻抗層
    4‧‧‧整流功能層
    11‧‧‧電阻變化元件
    12‧‧‧電阻變化元件
    13‧‧‧電阻變化元件
    21‧‧‧較低的互連線
    22‧‧‧控制電路
    23‧‧‧較高的互連線
    24‧‧‧控制電路
    圖1為一根據一實施例之電阻變化元件之剖視圖；圖2和3顯示一根據該實施例之電阻變化元件中之一整流功能層的狀態密度；圖4A和4B為一根據該實施例之電阻變化元件之剖視圖以及施加正電壓時其帶圖；圖5A和5B為一根據該實施例之電阻變化元件之剖視圖以及施加負電壓時其帶圖；圖6A和6B顯示該實施例之電流-電壓特性圖和一傳統電阻變化元件；圖7顯示一具有銀結合之整流功能層的狀態密度圖；圖8為一根據該實施例之包含矽與鎳之整流功能層的狀態密度圖；圖9為一根據第一實施例之電阻變化元件之剖視圖；圖10顯示根據該第一實施例之電阻變化元件中銀的濃度縱斷面圖；圖11該實施例之結構(具有一整流功能層)與一p+Si/a-Si/Ag結構(沒有一整流功能層)之整流或然率圖；圖12為一根據第二實施例之電阻變化元件之剖視圖；圖13為一根據第三實施例之電阻變化元件之剖視圖；以及圖14顯示一應用於一交叉點式記憶陣列之例子。
    1‧‧‧上電極
    2‧‧‧下電極
    3‧‧‧可變阻抗層
    4‧‧‧整流功能層
    10‧‧‧電阻變化元件
    权利要求:
    Claims (17)
    [1] 一種非揮發性電阻變化元件，包含：一第一電極，包含銀、鎳、鈷、鋁、鋅、鈦和銅至少其中之一者；一第二電極；一半導體層，夾於該第一和第二電極之間；以及一第一層，設置於該第二電極和該半導體層之間且包含該半導體層中之至少為銀、鎳和鈷元素其中之一者。
    [2] 根據申請專利範圍第1項之非揮發性電阻變化元件，進一步包含：一第二層，設置於該第一和第二電極之間且包含一氧化矽膜、一氮氧化矽膜和一氮化矽膜其中之一者。
    [3] 根據申請專利範圍第2項之非揮發性電阻變化元件，其中該第二層，係位於該半導體層和該第一層之間。
    [4] 根據申請專利範圍第3項之非揮發性電阻變化元件，進一步包含：一第三層，設置於該第一層和該第二電極之間且包含一氧化矽膜、一氮氧化矽膜和一氮化矽膜其中之一。
    [5] 根據申請專利範圍第3項之非揮發性電阻變化元件，其中包含於該第一層的銀、鎳和鈷之其中該至少一者有一濃度分佈，該分佈有一介於該半導體層和該第二電極之間的峰值。
    [6] 根據申請專利範圍第2項之非揮發性電阻變化元件，其中該第二層，位於該第一層和該第二電極之間。
    [7] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中包含於該第一層的銀、鎳和鈷之其中該至少一者有一介於1×1017和1×1020atoms/cm3之間的濃度。
    [8] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中包含於該第一層的銀、鎳和鈷之其中該至少一者有一濃度分佈，該分佈有一介於該半導體層和該第二電極之間的峰值。
    [9] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中該半導體層包含非晶矽和複晶矽其中之一者。
    [10] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中該第二電極包含摻雜一雜質之矽。
    [11] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中該第一電極包含銀，該第一層包含銀。
    [12] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中該第一電極包含銀、該第一層包含銀且包含於該第一層的銀之濃度分佈有一介於該半導體層和該第二電極之間的峰值。
    [13] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中該第一電極包含銀，該第一層包含銀，且包含於該第一層的銀之濃度範圍介於1×1017和1×1020atoms/cm3之間。
    [14] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中該第一電極包含銀，該第一層包含銀，且該半導體層包含非晶矽和複晶矽其中之一者。
    [15] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中該第一電極包含銀，該第一層包含銀，包含於該第一層銀之濃度分佈有一介於該半導體層和該第二電極之間的峰值，且該半導體層包含非晶矽和複晶矽其中之一者。
    [16] 根據申請專利範圍第1項之非揮發性電阻變化元件，其中該第一電極包含銀，該第一層包含銀，包含於該第一層銀之濃度範圍介於1×1017和1×1020atoms/cm3之間，且該半導體層包含非晶矽和複晶矽其中之一者。
    [17] 一種非揮發性電阻變化記憶體，包含：一第一互連；以及一穿過該第一互連之第二互連，其中，根據申請專利範圍第1項之非揮發性電阻變化元件係設置位於該第一互連與該第二互連之交叉部分間。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9099645B2|2015-08-04|Resistance random access memory device
    US9472756B2|2016-10-18|Nonvolatile memory device
    US9391272B2|2016-07-12|Nonvolatile variable resistance element
    US8969846B2|2015-03-03|Variable resistance memory
    US8513636B2|2013-08-20|Vertical diodes for non-volatile memory device
    TWI613807B|2018-02-01|電阻改變裝置及記憶胞陣列
    US9082973B2|2015-07-14|Resistance random access memory device
    TWI467822B|2015-01-01|非揮發性電阻變化元件
    US9406882B2|2016-08-02|Nonvolatile resistance change element
    US20140103280A1|2014-04-17|Nonvolatile resistive memory element with a passivated switching layer
    CN103403867B|2016-06-15|非易失性电阻变化元件
    US8581226B2|2013-11-12|Nonvolatile memory device
    US20140070161A1|2014-03-13|Memory device
    US8742391B2|2014-06-03|Non-volatile semiconductor memory
    JP6433860B2|2018-12-05|記憶装置
    JP5422534B2|2014-02-19|不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
    KR101559257B1|2015-10-15|양방향 스위칭 특성을 가지는 선택소자 및 그 제조방법
    同族专利:
    公开号 | 公开日
    JP2012253192A|2012-12-20|
    US20130306932A1|2013-11-21|
    JP5502803B2|2014-05-28|
    US9882127B2|2018-01-30|
    WO2012165018A1|2012-12-06|
    TWI467822B|2015-01-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR101275800B1|2006-04-28|2013-06-18|삼성전자주식회사|가변 저항 물질을 포함하는 비휘발성 메모리 소자|
    KR101159075B1|2006-06-27|2012-06-25|삼성전자주식회사|ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자|
    KR100738116B1|2006-07-06|2007-07-12|삼성전자주식회사|가변 저항 물질을 포함하는 비휘발성 메모리 소자|
    JP2010165950A|2009-01-16|2010-07-29|Toshiba Corp|不揮発性半導体メモリ及びその製造方法|
    JP4951044B2|2009-08-28|2012-06-13|株式会社東芝|不揮発性メモリ装置及びその製造方法|
    US8441835B2|2010-06-11|2013-05-14|Crossbar, Inc.|Interface control for improved switching in RRAM|
    US8187945B2|2010-10-27|2012-05-29|Crossbar, Inc.|Method for obtaining smooth, continuous silver film|
    US8467227B1|2010-11-04|2013-06-18|Crossbar, Inc.|Hetero resistive switching material layer in RRAM device and method|
    US8716098B1|2012-03-09|2014-05-06|Crossbar, Inc.|Selective removal method and structure of silver in resistive switching device for a non-volatile memory device|TWI543337B|2013-03-19|2016-07-21|東芝股份有限公司|電阻式隨機存取記憶裝置|
    JP6319553B2|2013-11-22|2018-05-09|マイクロンメモリジャパン株式会社|抵抗変化素子|
    JP2019057540A|2017-09-19|2019-04-11|東芝メモリ株式会社|記憶素子|
    KR20190062819A|2017-11-29|2019-06-07|서울대학교산학협력단|저항변화 메모리 소자 및 그 동작방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011124541A|JP5502803B2|2011-06-02|2011-06-02|不揮発性抵抗変化素子|
    [返回顶部]